12層BGA PCB、を経て、多層PCB盲目、HDI PCB高密度相互連結PCB、を経てによって埋められておよび機能

製品の説明

なぜPCBでビアを使用する必要があるのですか？およびその寄生容量と寄生インダクタンス

タグ#PCB設計、多層PCB、高密度相互接続PCB

PCB穴s

ビアは多層PCBの重要な部品の一つであり、ドリル加工のコストは通常PCB製造コストの30%から40%を占めます。簡単に言うと、PCBのすべての穴をビアと呼びます。機能の観点から、穴

は2つのカテゴリに分類できます。1つは層間の電気的接続に使用され、もう1つはデバイスの固定または位置決めに使用されます。これらの穴は一般的に3つのタイプに分類されます。つまり、ブラインドビア（ブラインドビア）、埋め込みビア（埋め込みビア）、スルーホール（スルービア）です。

1.1Holesの構成

ブラインドビアはプリント回路基板の上面と底面に位置し、表面ラインと下の内部ラインとの接続のために一定の深さがあります。穴の深さは通常、一定の比率（開口部）を超えません。埋め込みビアは、プリント回路基板の内部層に位置する接続穴であり、回路基板の表面まで伸びていません。

上記の2種類の穴は回路基板の内部層に位置しています。スルーホールの形成プロセスはラミネート前に使用され、スルーホールの形成中に複数の内部層が重ねられる場合があります。

3番目はスルーホールと呼ばれ、回路基板全体を貫通します。内部接続に使用したり、部品の取り付け場所の穴として使用したりできます。スルーホールは実現が容易でコストが低いため、他の2つに代わってほとんどのプリント回路基板で使用されています。特に指示がない限り、以下に言及する穴はスルーホールとみなされます。

設計の観点から、穴は主に2つの部分で構成されています。1つは中央の穴（ドリル穴）、もう1つは穴の周りのパッド領域です。これらの2つの部分のサイズが穴のサイズを決定します。

明らかに、 高速、高密度PCB設計では、設計者は常に穴が小さいほど良いと望んでいます。これにより、基板上の配線スペースをより多く確保できます。

さらに、穴が小さいほど、それ自体の寄生容量は低くなり、高速回路に適しています。穴サイズの縮小はコストの増加をもたらし、穴のサイズは無制限に縮小することはできません。ドリル加工や電気めっきなどの技術によって制限されます。

穴が小さいほど、ドリル加工に時間がかかり、中心位置からずれやすくなります。また、穴の深さが穴の直径の6倍を超えると、穴壁が均一に銅めっきされることが保証されなくなります。現在、例として、PCBの通常の厚さ（スルーホールの深さ）は1.6mmであり、PCBメーカーが提供できる穴の最小直径は0.2mmにしか達しません。

1.2Viasの寄生Inductance

ビア自体はグラウンドに対して寄生容量を持っています。グラウンド層上のアイソレーションホールの直径がD2、ビアパッドの直径がD1、PCBの厚さがT、基板の誘電率がεであることがわかっている場合、ビアを通る寄生容量の値は次のようになります。

C=1.41εTD1/(D2-D1)。

ビアを通る寄生容量の主な影響は、信号の上昇時間を延長し、回路の速度を低下させることです。たとえば、厚さ50ミルのPCBで、内径10ミルのビア、パッド径20ミル、パッドとグラウンド銅領域間の距離32ミルを使用する場合、上記の式でビアの寄生容量を近似的に得ることができます。C=1.41 x4.4x0.050x0.020/(0.032-0.020)=0.517pF。上昇時間によって引き起こされるこの部分の容量の変動量は次のようになります。T10-90=2.2 C (Z0/2)=2.2 x0.517x(55/2)=31.28 ps。

これらの値から、単一ビアの寄生容量による上昇遅延の有用性は明白ではないとしても、設計者は複数のビアが層間で使用される場合にそれを考慮に入れるべきであることがわかります。

1.3Viasの寄生Inductance

寄生容量に加えて、ビアを通る寄生インダクタンスも同時に存在します。高速デジタル回路の設計では、ビアを通る寄生インダクタンスの害は、寄生容量の害よりも大きいことがよくあります。その寄生シリーズインダクタンスは、バイパスコンデンサの寄与を弱め、電源システムの全体のフィルタリングユーティリティを弱めます。次の式を使用して、ビアの近似寄生インダクタンスを簡単に計算できます。

L=5.08h[ln(4h/d) +1]。

ここで、Lはビアのインダクタンス、hはビアの長さ、dはビアの直径を指します。式から、ビアの直径はインダクタンスにほとんど影響しませんが、インダクタンスに最も影響するのはビアの長さであることがわかります。上記の例を引き続き使用すると、ビアのインダクタンスは次のように計算できます。L=5.08 x0.050[ln (4x0.050/0.010)1]=1.015 nH。信号の上昇時間が1 nsの場合、等価インピーダンスは次のようになります。XL=πL/T10-90=3.19Ω。このインピーダンスは、高周波電流の通過では無視できません。特に、バイパスコンデンサは、電源層とグラウンド層を接続する際に2つのビアを通過する必要があるため、ビアの寄生インダクタンスは指数関数的に増加します。

1.4 高速PCBにおけるビアの設計

ビアの寄生特性の上記の分析から、高速PCBの設計では、一見単純なビアが回路設計に大きな悪影響をもたらすことがよくあることがわかります。ビアからの寄生効果の悪影響を軽減するために、設計では次のようにすることができます。

1）コストと信号品質を考慮して、ビアの適切なサイズを選択します。例えば、6〜10層メモリモジュールPCB設計、10/20ミル（ドリル/パッド）ビアが最適です。高密度で小型の基板の場合は、8/18ミルのビアを試すこともできます。現在、レーザードリル機が製造に使用されているため、技術的な条件の下でより小さいサイズの穴を使用することが可能です。電源またはグラウンド線のビアについては、より大きなサイズを検討できます。

インピーダンスを低減するため。

• 上記の2つの式から、より薄いPCB基板を使用することが2つの寄生パラメータをビアから低減するのに有益であることが結論付けられます。
• 基板上の信号線は、可能な限り層を変更しないようにします。つまり、不要なビアの使用を避けるようにします。
• 電源とグラウンドのピンは、基板の近くにドリル加工する必要があります。ビアとピン間のリード線は短いほど良いです。なぜなら、それらはインダクタンスの増加につながるからです。同時に、電源とグラウンドのリード線は、インピーダンスを低減するためにできるだけ太くする必要があります。
• 信号層の切り替え領域のビアの近くにグラウンドビアを配置して、信号に最も近いループを提供します。PCB基板に多数の冗長なグラウンドビアを配置することもできます。もちろん、設計も柔軟である必要があります。前述のビアモデルは、各層にパッドがあるというものであり、場合によっては一部の層のパッドのサイズを縮小したり、完全に削除したりすることもできます。特にビア領域が高密度の場合、分割ループを持つ銅層に破断スロットが形成される可能性があります。問題を解決するために、ビアの位置を移動することに加えて、銅層のパッドサイズの縮小も検討できます。

プリント回路基板機能 2026